EDA 是一种规划软件，首要运用于电子规划范畴，具有规划、布线、仿真和验证等功用。简略地了解，EDA （Electronic Design Automation）便是专门用来规划芯片的软件，又因为芯片在实践出产环节的试错本钱过高， 所以要求 EDA 也具有强悍、专业的仿真和验证才干，然后前进芯片流片乃至出产环节的成功率。EDA 广泛运用 于芯片的规划、制作、封测、封装等多个环节，承当着电路规划、电路验证和功用剖析等多项芯片开发进程中的中心作业；一起，EDA 软件的功用杂乱程度，也决议了 EDA 是一种归纳了多学科常识的高精尖软件，需求交融 图形学、核算数学、微电子学，拓扑逻辑学、资料学及人工智能等多范畴技能，具有很高的进入壁垒。
规划是芯片工业的榜首环，短少 EDA 就难以进行芯片的规划、研制和出产。从集成电路工业链上来看，EDA 属 于集成电路工业链上游：芯片规划厂商需求向上游收买 EDA 软件产品，用于芯片的规划和仿真/测验环节，而部 门芯片制作厂商和封测厂商也有收买 EDA 软件的需求，首要用于相应部分的测验和仿真。
从芯片出产环节上来 看，EDA 是芯片出产的榜首环：在芯片实践出产进程中，首要需求通过 EDA 软件做芯片规划和仿真测验，之后 才干进行流片和投产，EDA 软件是芯片工业中不可以越过的榜首环，只要当 EDA 完结芯片规划和仿真测验之 后，后续环节才干顺次打开。
从技能难度上来看，EDA 的门槛高、难度大，不存在代替品：现代化芯片工业是纳 米量级的规划和制作，早已不能由几个世纪之前手绘的办法来完结芯片规划，而 CAD/CAE 等通用性的规划软件 也不能满意芯片工业的专业性要求，短少了 EDA 软件的话整个芯片工业都将难认为继。EDA 在芯片工业中方位 无足轻重，没有 EDA 就没有现代芯片工业可言，与此一起，一款优异的 EDA 软件能在大幅进步芯片研制功率的 一起下降芯片制作和封测本钱，可以显着推进芯片职业的开展。
EDA 作为集成电路范畴的上游根底东西，贯穿于集成电路规划、制作、封测等环节，是集成电路工业的战略基 础支柱之一，全球 EDA 商场规划超 70 亿美元，撬动规划超 3600 亿的集成电路商场，发生的直接效益巨大。全 球 EDA 商场规划稳步添加，据赛迪智库数据，2018-2020 年全球 EDA 商场规划由 62.2 亿美元添加至 72.3 亿 美元，年复合添加率到达 7.81%。EDA 作为集成电路工业的榜首环，所发生的直接效益远超现有的本身商场规 模，从商场规划数据来看，EDA 工业能撬动 60-70 倍的集成电路职业产量，支撑了超 3600 亿美元的集成电路市 场，并直接支撑了数十万亿的数字经济。EDA 处于本身工业中倒金字塔尖的方位，EDA 呈现问题将会引起巨大 的直接经济损失。
我国 EDA 商场开展速度远超全球水平，所起到对杠杆效应更大，未来国内 EDA 工业有望加速开展。2018-2020 年，国内 EDA 职业年均增速达 21.42%，远超全球 EDA 职业均匀增速；另一方面，国内 EDA 职业相较于集成 电路商场规划所发生的杠杆效应到达 130-150 倍，也远超全球 60-70 倍杠杆效应的均匀水平。在国内 EDA 职业 高增速和高杠杆效应的“双高”背面，反映出 EDA 仍旧是国内集成电路职业的短板，大力开展 EDA 职业、追逐世 界均匀水准是国内集成电路职业健康开展的必经之路；一起，咱们也认为获益于开展 EDA 职业的必要性和急迫 性，未来 EDA 职业将坚持高景气量，开展势头不减。
EDA 东西随同着集成电路的开展而前进，纵观集成电路规划东西的开展史，一向在向功用丰厚化、规划集成化 和操作简略化的方向开展。电路规划东西从规划的维度上阅历了“手艺规划-核算机规划-主动化专业性核算机 规划”的开展进程，从验证的维度上阅历了“什物验证-核算机仿真”的开展进程，从言语的维度上阅历了“什物设 计-原理图-逻辑言语”的开展进程。总而言之，电路规划东西大致可以区分为 CAD 辅佐规划、CAD/CAE 辅佐 规划、EDA 辅佐规划三个阶段。
1）CAD 阶段：开端，工程师选用手艺的办法进行电子体系硬件规划，即把中小规划的规范集成电路焊接在电路 板上，做成初级电子体系，并在 PCB 上对电子体系进行调试。20 世纪 70 年代左右，一方面因为核算机技能的 前进，另一方面因为传统手艺布图的精度无法满意产品杂乱性要求，工程师转而凭借 CAD 东西进行电子体系硬 件规划；CAD 的呈现为电子体系规划节省了很多的重复性劳作，大大进步了电子体系硬件规划的功率与精度， 其间最具代表性的产品是美国 ACCEL 公司开发的 Tango 布线）CAE 阶段：
继 CAD 东西被运用于电子体系规划之后，20 世纪 80 年代，CAE 东西也被运用于电子体系规划 中，首要处理的是模仿/仿真问题。CAD 东西的呈现处理了规划作业中的绘图问题，可是电子体系的仿真和验证 问题仍旧存在，开端的什物验证办法试错本钱太高，使规划师在进行规划作业时变得分外慎重，也变相下降了电 子体系规划作业的功率。CAE 东西呈现的中心含义在于处理了电子体系规划中的仿真和验证问题，完结了核算 机可以进行电子体系规划的仿真进程，使规划师可以在核算机上近乎零试错本钱地无限进行电子体系验证作业； 另一方面，CAE 也供给了守时剖析、主动布局布线等功用，进一步进步了电子体系规划作业的功率，可以进行 规划描绘、归纳与优化和规划成果验证等作业，为高档规划人员的创造性劳作供给了便当。
EDA 东西的含义可以从两个视点来了解，一个是东西的前进，另一个是规划言语的前进。从东西 视点来看，随同着微电子技能的快速开展，硬件规划需求从单一电子产品开发转向了以集成电路为代表的的体系 级电子产品开发，传统的 CAD/CAE 东西难以满意集成电路中杂乱而专业性的新需求；而 EDA 作为针对集成电 路规划的专业性软件，具有体系规划、体系仿真、测验验证、体系区分与方针分配、体系决议方案与文件生成等一整 套的电子体系规划主动化东西，可以满意中大型集成电路规划的需求，所以 EDA 东西逐渐代替了传统的 CAD/CAE 规划东西，成为专业的集成电路规划东西。
从芯片描绘层级的视点来看，EDA 规划言语在电子规划中也具有里程碑式的含义，EDA 规划言语的呈现使大规划集成电路规划成为实际：在传统的 CAD/CAE 东西阶段，详细化的元件图形言语一向是困扰规划师的难题之 一，而 EDA 软件通过行为级描绘（关于 EDA 言语的问题，将会鄙人一末节中胪陈）的办法完美处理了这个难 题，对上添加了程序的可读性和可便携性，对下可以更好地与硬件进行适配，更进一步地进步了规划功率。
集成电路规划是一个从需求动身，终究构成物理地图的进程，验证与仿真作业穿插于各环节中。
以数字集成电路 规划为例，在规划师拿到详细需求之后，首要依据详细需求界说相关的功用模块与规范，从架构层面上规划能满 足特定需求的功用，之后完结相应的规划；其次进行逻辑归纳，这一阶段首要是将更高层级的描绘转化为门级网 表，之后再进行 DFT 测验并进行物理层面的规划，在工艺、功耗等环节签核结束之后，EDA 的规划作业根本已 经完结，可以进入详细的封装与测验阶段。
从描绘层级视点来看，EDA 将芯片规划作业自上而下地笼统为规划思路、行为级描绘、RTL 描绘、门级网表和 物理地图五个层级。
在详细的集成电路规划作业中，规划师首要发现需求、构成规划思路，并出具需求阐明书和 规划方案；第二，工程师依据需求阐明和规划方案，对芯片规划作业进行行为等级的描绘，并编写相应的程序； 第三，EDA 依据行为级描绘，进行寄存器等级的描绘；第四，EDA 进一步进行门等级的描绘，并生成相应的门 级网表；终究，EDA 生成物理地图，对集成电路的物理状况给出直观、详细的描绘。
下面，咱们别离对行为级描绘、RTL 描绘和门级网表给出更详细的解说。首要解说一下行为级描绘与 RTL 描绘 的差异：行为级描绘可以了解为面向用户的描绘办法，RTL 描绘可以了解为面向硬件的描绘办法。实践上，在 EDA 初期阶段，是没有“行为级描绘”和“RTL 描绘”这类区分的，彼时的规划师会直接进行电子体系硬件设 计；可是，这种规划办法有一个显着缺点，那便是元器材的形状和特征各异，规划师在进行电子体系硬件规划的 时分就不得不考虑各种非常杂乱的实践状况，使规划作业变得反常繁琐。
所以，规划师开端测验将规划逻辑与物 理状况分脱离，可以在不考虑实践状况的根底上对规划逻辑进行笼统的描绘，所以才有了“行为级描绘”和“RTL 描绘”的区分——“行为级描绘”是规划师层面的描绘，规划师编写好相应的规划程序（一般是文本言语或状况 图言语）；“RTL 描绘”是“行为级描绘”的下一个层级，担任在寄存器等级描绘电路的数据流办法。别的，门 级网表是 RTL 描绘的下一个阶段，首要担任将 RTL 描绘中寄存器等级的描绘，进一步翻译成门（或许与门同一 等级的元件）等级的描绘，然后进一步精准、详细地在物理层面上履行规划师所编写的规划程序。
进一步，更一般地对笼统层级描绘，对集成电路规划的描绘可以从行为、结构和物理三个维度打开。
无论是数字 芯片规划仍是模仿芯片规划，集成电路规划都可以自上而下地区分为“体系层”、“算法层”、“RTL 层”、“物 理逻辑层”和“电路层”。在行为描绘中，体系规划进程可以描绘成首要进行产品功用和行为的规划，其次编写 面向用户的依据逻辑言语的程序，其次将面向用户的程序翻译为面向寄存器的程序，终究进一步转换成布尔方程 组和电脑微分方程；在结构描绘中，集成电路规划作业从 CPU、存储器的全体动身，一步步具象成硬件模块、 寄存器/操控器等部件、逻辑口，终究详细到每一个电容/电阻/晶体管的规划；在物理描绘中，规划师首要给出芯 片的全体规划方案，然后在算法层面界说模块之间的衔接联系，再进一步界说宏单元和门级单元图，终究构成对 应的物理地图。
除了从描绘层级的视点上对 EDA 规划进行了解之外，也可以从作业内容的视点上对 EDA 规划流程进行区分。 从规划流程的视点来看，集成电路规划作业首要分为前端和后端两大部分，仿真验证的进程穿插于前端和后端 之中。全体来看，前端规划更倾向于逻辑，需求通过逻辑库的支撑，依据速度、功耗等方针，给出规划的规范、 HDL 代码及 DFT 完结等进程；而后端规划更倾向于职业阅历与物理层，通过物理库的支撑，首要完结一系列的布局布线作业，并完结多个环节的验证和仿真作业。
在数字电路中，前端规划运用依据 RTL 言语描绘的程序将规划思路 转换为相应的规范单元库网表；在模仿电路中，前端规划将规划思路履行成电路图规划。后端规划和验证进程主 要是将规划进一步履行成地图：在数字电路中，EDA 进一步将规范单元库网表进行布局布线；而在模仿电路中， 工程师一般会手动将电路图转化为地图。
我国 EDA 商场现在仍以外资品牌为主，与全球 EDA 商场格式类似，为 Synopsys/Cadence/Simens EDA 所 独占，可是近年来所占商场比例呈现小幅下滑。
我国的 EDA 职业起步晚，并阅历了从二十世纪末到二十一世纪 初近 15 年的缓慢开展阶段，与全球 EDA 巨子之间存在显着的距离。现在我国 EDA 商场依然以外资品牌为主， 与全球商场类似，根本被 Synopsys/Cadence/Simens EDA 三家外资巨子所独占。可是，随同着近年来国家层面 对 EDA 重视度的进步，国内 EDA 厂商奋勇赶上，并开端取得了必定的成果。据赛迪智库核算数据显现， Synopsys/Cadence/Simens EDA 三家外资巨子 2018-2020 年在我国的算计商场比例为 79.7%/79%/76.4%，呈 现小幅下滑的态势，国产 EDA 有望鼓起。
Synopsys/ Cadence/Simens EDA 均具有掩盖电子规划悉数流程的才干，而其他 EDA 公司没有具有掩盖电子规划全流程 的才干，多在东西层面发力。另一方面，Synopsys/Cadence/Simens EDA 三家公司的偏要点也有所不同：Syn opsys 的逻辑归纳东西 DC 和时序剖析东西 PT 的功用优越，公司依托这两个拳头产品建立了具有微弱竞赛优势 的芯片规划数字化流程，DC 和 PT 产品在相应商场上占有绝大部分比例；Cadence 的竞赛优势会集在模仿电 路、数模混合、地图规划等方面，其电子规划才干掩盖从半导体到电路板乃至整个体系体系；Simens EDA 的 中心优势是软硬件耦合，在物理验证、PCB 处理方案、布局布线东西、DFT 等范畴具有优势。
EDA 是一个准入门槛极高的范畴，虚拟仿真阶段的任何一个小错 误都或许形成流片失利，乃至或许导致芯片公司损失中心竞赛优势。EDA 的难点首要详细体现在三个方面：一 是需求将杂乱的物理问题用数据模型高度精准化地描绘，在虚拟软件中重现芯片制作进程中的各种物理效应和 问题；二是在确保逻辑功用正确的前提下，运用数学东西处理多方针多束缚的最优化问题，求得特定半导体工艺 条件下，功用、功耗、面积、电气特性、本钱等的最优解；三是验证模型一起性问题，确保芯片在多个规划环节 的迭代中逻辑功用一起。
EDA 作为高精尖技能，离不开高额的研制投入，从全球 EDA 巨子的前史数据来 看，高研制投入是坚持 EDA 厂商中心竞赛力的重要要素之一。Synopsys 和 Cadence 的研制投入逐年攀升，研 发费用率一向坚持在 35%-40%的高水平上，其间在 FY20，Synopsys 和 Cadence 的研制投入别离是 12.79 亿 美元/10.34 亿美元，当年研制费用率高达 34.71%/38.54%。
全球 EDA 巨子每年高额的研制费用多用于 PDK（Process Design Kit，工艺规划套件，包含了比如晶体管、MOS 管、电阻电容等根底器材或反向器、与 非门、或非门、锁存器、寄存器等逻辑单元的根本特征信息）的更新，而新工艺与验证文件频频更新的背面，离 不开 EDA 厂商与芯片规划厂、芯片代工厂的深度绑定。芯片职业是一个技能密集、迭代速度快的职业，只要头 部 EDA 厂商具有开发最新的验证渠道的才干，第二队伍 EDA 玩家与头部 EDA 玩家在抢先技能方面之间一向存 在较长的时刻差；在这种状况下，顶尖芯片规划厂/代工厂只能挑选头部 EDA 厂商进行协作，而顶尖芯片规划厂 /代工厂又会将最先进的工艺节点上的需求与数据反馈给头部 EDA 厂商，头部 EDA 厂商据此前进一部完善 EDA 渠道、扩大 IP 库，加固本身的中心竞赛力。
EDA 职业是轻财物、重研制的科技密集型的职业，这就决议了人 才是 EDA 的榜首推进力，有必要通过高精尖人才的不断科研与立异，才干推进 EDA 职业的继续开展。因为 EDA 是一种跨学科的专业范畴，所以 EDA 职业需求高本质的复合型人才，开发 EDA 软件的工程师不只需求传核算 算机科学的根底常识，如算法、数据结构、编译原理等，更需求 EDA 范畴的一些特定常识；而 EDA 东西的杂乱 性和开发难度导致了其对人才质量的高要求，导致了 EDA 职业人才相较于其他职业显得培育周期非常绵长。与 此一起，人才又跟 EDA 厂商的盈余才干呈现高度的相关性，从 2017-2020 年 Synopsys 和 Cadence 的前史数 据来看，随同着公司人才入团队的扩张与职工薪酬的进步，公司业绩往往会呈现出加速添加的态势，印证了人才 作为 EDA 职业的榜首出产力，关于推进职业开展有着至关重要的效果。
工艺迭代速度放缓削减了头部 EDA 厂商的中心优势，EDA 职业竞赛格式开端松动。
在曩昔 20 年间，工艺渐进 式迭代办法所带来的盈余逐渐缩小： 2001 年芯片制程工艺尚停留在 130 纳米，2004 年飞跃 4 打破了 90 纳米 工艺，2012 年芯片制程工艺开展到 22 纳米，英特尔，联电，联发科，格芯，台积电，三星等多家公司均具有了 22 纳米工艺的技能水准；尔后，芯片制程开展速度放缓，工艺难度添加，2015 年芯片工艺制程进入 14 纳米， 联电遇到瓶颈，2017 年芯片工艺制程进入 10 纳米，英特尔遇到瓶颈，2018 年芯片制程进入 7 纳米，只要台积 电和三星具有了代工 7 纳米芯片的才干。此外，传统的 EDA 职业还面对着全新的应战：例如更多细分场景的出 现使 EDA 不能满意相应的需求；验证作业进一步杂乱，传统的单机算力承当验证作业的难度进步；IP 复用价值 被其他环节削弱，不能得到充沛发挥 IP 价值；EDA 敞开性缺乏，影响了 EDA 主动化与智能化开展等。
EDA 职业的新机会在较大程度上重塑了 EDA 职业中心竞赛力，在新赛道上拉近了 EDA 头部玩家与其他玩家之 间的距离，本来的固化 EDA 格式呈现松动痕迹，职业洗牌或将为中小 EDA 厂商带来赶超时机。
咱们认为，在 当时科技不断前进、新式范畴鼓起的全球大布景下，EDA 职业行将面对全新的机会与改变，并首要体现在以下 三个方面：1）下流职业要求 EDA 前端进行全新改变，并详细提出了规划异构化、规划灵敏化、芯片与算法交融 等需求；2）人工智能技能繁荣鼓起，EDA 有望与人工智能技能充沛结合，推进主动化 IP 生成技能的开展，并 催生智能化芯片架构规划、规划生成与物理规划等全新技能；3）随同着 EDA 规划、仿真与验证的杂乱性进步， EDA 对算力的要求进一步进步，云核算有望未来为 EDA 规划、仿真与验证供给算力，打造 EDA 与云核算渠道 结合的新业态。
EDA 前端相较于后端而言，前端更侧重逻辑，后端更侧重于职业阅历与物理规矩，所以前端的时效性要求比后 端更强，近年来 EDA 前端也正在阅历深入的改变。
从规划异构化视点来看，随同着各个运用的专业化程度进步， 传统的通用性渠道不能充沛发挥在专业运用功用，所以需求针对不必的运用规划相应电路，并通过异构的办法进 行集成；从灵敏化规划视点来看，传统的规划办法不能满意快速改变的新运用场景，EDA 规划需求转向灵敏化 规划，在较短时刻内完结规划并进行不断迭代；从芯片与算法交融视点来看，人工智能推进了底层电路与上层算 法之间的协同和联动，传统的将算法与芯片分脱离的办法难以运用于人工智能的笔直场景，EDA 前端规划需求 在从前的根底上进一步考虑芯片规划与算法层的强耦合性，增强全体的协同效应。
人工智能推进了主动 IP 生成技能的前进，从 EDA 规划和验证渠道两个方面促进了 EDA 软件的主动化和智能化 开展。
在惯例的 IP 规划进程中，数字 IP 的规划需求首要界说 IP 的功用、接口和架构，然后细化到微架构规划 （RTL 界说和模块区分等），终究映射到详细的电路规划；模仿 IP 规划则首要需求界说模块的功用方针，之后 通过细心调整电路/地图并进行屡次仿真，终究得到模仿 IP 规划。人工智能推进了 HLS（high-level synthesis， 高阶归纳技能）的开展，一般可以依据 C/C++等高档核算机言语的输入得到等价的 RTL/门级网表/GDS 等输出， 然后推进数字 IP 的主动生成技能；而在模仿 IP 主动生成范畴，规划师有望凭借机器学习等手法，使软件可以调 优晶体管参数和主动生成地图，进步芯片规划作业的功率。另一方面，人工智能推进了 EDA 的验证和仿真环节 发生改变，传统的验证办法便是要测验规矩、架构和规范等，而在当时面对更多笔直运用的，所以需求通过仿真 出来一个虚拟 AI 引擎，把算法数据推送到硬件仿真体系中的 AI 引擎上履行代码的处理和用户终究的运用，以便 取得全体的功用、功耗以及数据，这样可以在芯片未开发之时，就可以及早了解整个体系的功用体现。
强化学习现已在试验室中成功运用于芯片规划，人工智能有望重塑 EDA 职业。
强化学习作为人工智能的一种模 型，在围棋、电脑游戏等场景下现已取得了杰出的成果，最近麻省理工学院电子工程和核算机科学助理教授 Song Han 表明强化学习在改进芯片规划方面具有巨大潜力，并进行了依据强化学习的将一种芯片学到的常识搬运到 另一种芯片上的试验，试验成果表明人工智能东西发生的电路规划的能效是人类工程师规划的电路规划的 2.3 倍，一起发生的搅扰是人类工程师规划的电路规划的五分之一。一起，谷歌也进行了运用强化学习练习芯片规划 的试验，依据谷歌发布的成果，通过预练习的模型在履行方针芯片的floorplan 时，可以在6 小时内完结floorplan， 而其 floorplan 成果在时序、面积、功耗等要害方针上都与专业物理规划工程师手艺 floorplan 的成果挨近或更好。 人工智能的开展使得芯片规划有了大幅进步的或许性，有望协助企业在更短的时刻内规划出更强壮、更有用的芯 片，并有望协助工程师一起规划人工智能软件，通过对代码和不同的电路布局进行不同的调整，以找到两者的最 佳装备。
从东西和 IP 调集包向 EDA 全体渠道改变，从本地核算向云端核算搬迁，是未来 EDA 开展的趋势。
随同芯片制 程的减小与芯片功用的进步，EDA 规划变得愈加杂乱，对算力的需求进一步前进，在本地算力无法满意大规划、 高精度的 EDA 规划的状况下，云核算渠道为 EDA 供给了可行的处理方案；但一起云核算渠道也要求 EDA 选用 合适云渠道的软件架构，倒逼 EDA 进行革新。另一方面，EDA 也需求由传统的东西和 IP 调集包向全体 EDA 平 台跨进，供给整套的集成电路规划服务于方案，并能供给支撑敞开数据的灵敏服务。
后摩尔年代的集成电路规划难度进步，EDA 职业壁垒进一步变高，EDA 东西价值量增厚。
在摩尔定律的驱动之 下，曩昔几十年间芯片制程工艺不断减小，现在现已能完结 7nm 芯片量产；随同芯片制程工艺的不断打破，芯 片制程工艺现已逐渐迫临极限（一般认为 2-3nm 是芯片的极限），后摩尔年代行将到来。在无法以制程减小为 驱动力的后摩尔年代中，集成电路规划的重要性进一步凸显，成为驱动集成电路工艺迭代的重要要素，与此一起 EDA 职业的壁垒也会随同规划杂乱度的进步而进步，直接增厚 EDA 东西的价值量。
近年来跟着制作工艺、面积功耗、接口引脚 数量等约束条件逐渐逼向极限，通用处理器的归纳功用前进越来越缓慢，而 AI、云服务器、智能轿车、5G、工 业智能操控等不同运用范畴对半导体芯片的功用要求越来越高，功耗、本钱的要求越来越分解，芯片规划、验证 的本钱也随之急速上升，规划制作周期也难以紧缩。
集成电路规划技能的更新换代会显着下降下流厂商的规划本钱，决议了 EDA 下流客户对 EDA 软件的付费才干 比较强。
依据加州大学圣迭戈分校 Andrew Kahng 教授在 2013 年的估测，2011 年规划一款消费级运用处理器 芯片的本钱约 4000 万美元，假如不考虑 1993 年至 2009 年的 EDA 技能前进，相关规划本钱或许高达 77 亿美 元，EDA 技能前进让规划功率进步近 200 倍。EDA 软件具有微弱议价权取决于本身的不行代替性与能为下流客 户显着降本增效的才干，未来随同着 EDA 的杂乱程度和科技含量的进一步进步，EDA 软件有望价值量继续增 加、毛利率继续进步、盈余才干和抗危险才干进一步加强。
咱们认为，国产化 EDA 正在迎来加速开展的职业拐点，景气量不断攀升，首要由以下多个利好要素一起推进：
1）国产代替需求：2018 年至今，在世界贸易联系紧张和国家重拾科技兴国战略的推进下，EDA 从头被列入国 家要点战略职业；2）我国国家方针大力扶持以 EDA 为代表的半导体公司，本乡 EDA 迎来开展良机；3）国内半 导体工业链繁荣开展，本乡企业的忧患意识逐渐增强，国内 EDA 企业与国内 Foundry 日益深度绑定、一起生长， 国内的集成电路生态敏捷健全；4）高校协同形式培育未来集成电路人才，国内集成电路职业的薪资待遇进一步 具有吸引力，工程师盈余推进职业快速生长；5）国内的人工智能与云核算技能抢先，本乡 EDA 企业有望捉住行 业机会，完结中心技能的打破和赶超。
我国具有研制 EDA 的实力，曾在二十世纪末成功研制“熊猫”国产 EDA 软件，在沉寂了十余年之后，国产 EDA 软件再度迎来开展新时期。
1986 年至 1994 年是我国前期 EDA 开展的黄金时期，1986 年我国为了开展芯片行 业，从全国 17 个单位抽调了 120 多个尖端工程师来开发国产化芯片辅佐规划软件，1988 年华裔专家连永君担 任规划中心主任，1991 年开宣布“熊猫”ICCAD 辅佐规划体系，1993 年“熊猫体系”取得国家科技前进一等奖。“熊 猫体系”是我国前期重要的具有自主常识产权的大型 EDA 软件，其间包含着 180 万条言语和 26 个东西，并成功 借此推进我国的 ICCAD 体系开发跻身于世界四强（美、日、西欧、我国)之列。
1995 年至 2017 年，在我国经济 高速开展的大布景下，国家的战略重心向其他职业搬运，对 EDA 职业的补助盈余退坡、支撑力度削弱，一起海 外 EDA 敏捷进入我国商场，而国内本乡化 EDA 厂商的盈余才干尚弱，所以国内商场敏捷被海外 EDA 三巨子占 领，国产化 EDA 阅历了十余年的缓慢添加。2018 年至今，在世界贸易联系紧张和国家重拾科技兴国战略的推进 下，EDA 从头被列入国家要点战略职业，另一方面国内的集成电路工业生态日益完善、本乡 EDA 厂商技能不断 打破，国内 EDA 职业有望重回高速开展新时期。
我国开展 EDA 职业具有必要性和迫切性，EDA 国产化我国集成电路职业开展的必经之路。
从必要性上来看： EDA 是集成电路工业中不行短少的一环，直接撬动了万亿规划的国内数字经济，我国想要开展高精尖制作业与 数字经济工业，EDA 是有必要要开展的重要职业。从迫切性上来看，国产 EDA 现已到了需求快速开展的阶段：目 前我国的集成电路规划高度依靠欧美系的 EDA 东西，在当时世界形势动乱的大布景下，一旦欧美系 EDA 东西 断供，我国经济将遭受难以预算的巨大损失，我国依靠高端芯片的相关制作业将寸步难行；另一方面，EDA 是 现在限制我国集成电路工业开展的短板之一（另一个是光刻机），国产 EDA 东西现在只能牵强满意深亚微米 （130nm/90nm）等级的芯片规划作业，随同着制程的减缩国产 EDA 东西显着乏力，并比较难以进行 22nm 之 下的集成电路规划。
近年来，政府频频出台集成电路与根底软件方面的方针： 2016 年，政府在十三五规划中指出要大力推进半导体职业的开展，并清晰了我国需求在集成电路的中心技能上 取得打破，支撑高端工业软件的研制；2017 年集成电路的重要程度再度进步为战略性新式工业要点产品；2018 年接连出台方针辅导工业互联网健康开展，充沛重视我国的高端工业软件短板；2020 年国家方针清晰指出要大 力开展集成电路规划软件，并将其归入国家科技方案支撑规划之内。未来，EDA 作为我国集成电路工业的单薄 环节，方针面有望出台更多强力的引导方针，在 EDA 本身未构成杰出盈余才干的时分进行恰当补助，推进职业 快速、健康开展。
国家通过减税方针、补助与引导资金注入三个手法推进 EDA 职业快速开展，政府在将 EDA 认定为高新技能职业给予税收优惠的根底上，通过“核高基”等方案与政府大力 补助，改进了本乡 EDA 企业的现金流状况；另一方面，以国家集成电路工业出资基金为代表的基金引导社会资 本进入 EDA 职业，可以让本乡 EDA 企业的更多资金流向研制。
国内的集成电路生态敏捷健全，本乡集成电路企业忧患意识增强，国产 EDA 品牌浸透率进一步进步。
在方针引 导和美国断供等多要素影响下，国内集成电路工业近年来敏捷开展，呈现出一批优异的本乡集成电路公司，可以 掩盖集成电路工业的大部分环节，国内的集成电路生态环境逐渐健全。一起，本乡集成电路企业对大环境不确定 性的忧患意识也在进步，愈加重视与本乡 EDA 进行协作，例如华大九霄、概伦电子等本乡 EDA 公司逐渐建立和 加深了与中芯世界、华虹科技等国内标杆性集成电路公司之间的协作，增进了本乡 EDA\本乡芯片规划厂\本乡 Foundry 之间的生态绑定，有助于推进本乡 EDA 企业的开展，未来本乡 EDA 品牌在国内商场中的浸透率有望进 一步进步。
高校协同形式培育未来 EDA 工程师，国内人才盈余继续推进集成电路职业快速开展。
现在我国依然是世界上劳 动力数量最多和劳作力均匀本质最高的国家之一，仍旧可以充沛享用人才为国家科技开展带来的盈余。人才是推 动 EDA 及集成电路职业开展的中心要素之一，曩昔我国因为在这一方面的重视程度不够高，形成了短期内国内 集成电路人才的缺乏，可是近年来随同着国家对集成电路工业重视程度前进与商场报答增厚的驱动，各高校现已 越来越多地通过建立相关课程、校企联合等手法来培育未来的 EDA 工程师，国内 EDA 职业人才缺乏的窘境未 来有望逐渐得到缓解，在人才的驱动下迎来高速开展阶段。
驱动企业营收正向添加。国内集成电路 职业现在存在较大的人才缺口，据前 程无忧 2021 年 Q1 对我国大陆地区集成电路/半导体各环节头部企业的问卷调查显现，2020 年封测企业半数以 上涨薪 20%-25%，制作企业涨薪 10%-15%的最多，规划企业涨薪 20%-25%和 30%以上的都超过了三分之一， 显着高于同期 55 个职业的毕业生薪酬。职业薪酬上涨显着带动了本乡 EDA 企业人才数量的上涨，据赛迪智库 数据显现，本乡 EDA 企业人才三年来上涨近三倍，2020 年国内本乡 EDA 企业的人才数量在全商场 EDA 企业 人才数量中的占比进步至 45%；一起，本乡 EDA 企业在人才数量上的扩张反而拉动了职工人均创收，“人才-科 研才干-盈余才干”三者呈现良性循环，正向推进本乡 EDA 企业的健康开展。
近年来国内 EDA 公司快速追逐全球 EDA 巨子，现在已 经根本具有了模仿芯片 EDA 规划东西的全掩盖，并在数字芯片 EDA 东西上活跃取得打破，呈现了华大九霄、概 伦电子、芯篇章、广立微、芯愿景等一大批优异的本乡 EDA 企业，在部分范畴上现已具有了功用杰出的先进产 品，并把握了一批相应的中心技能。
国内的 EDA 企业根本能掩盖集成电路中心软件的干流东西，可是没有呈现可以完结 EDA 全流程掩盖的企业。
从大类区分来看，EDA 软件首要分为数字 EDA 和模仿 EDA 两种，别的还有出产制作软件、芯片剖析服务软件 等辅佐性软件；进一步地，EDA 软件又能细分为前仿真、后仿真、物理验证、布局布线等多个细分功用和良率分 析、工艺仿真、芯片剖析等辅佐功用。现在，我国本乡 EDA 企业现已根本在东西层面上完结了对 EDA 东西的全 掩盖，其间华大九霄、概伦电子等企业在模仿 EDA 东西方面具有较强且较全面的优势，芯篇章等企业在多个数 字 EDA 东西上完结了国产化打破，全芯制作、广立微等企业具有芯片出产制作软件，芯愿景等公司则主攻芯片 剖析服务等范畴。
华大九霄建立于 2009 年，公司是国内最早从事 EDA 研制的企业之一，多年来一直专心于 EDA 东西软件的开 发、出售及相关服务，现已成为国内规划最大、产品线最完好、归纳技能实力最强的 EDA 企业之一。
公司初始 团队部分成员曾参加我国榜首款具有自主常识产权的全流程 EDA 体系——“熊猫 ICCAD 体系”的研制作业，具有 丰厚的研制阅历。自建立后，华大九霄承当了“十一五”“十二五”核高基 EDA 严重专项，引领国产 EDA 的发 展。2011 年，公司研制出榜首代模仿电路规划全流程 EDA 东西；2014 年，发布平板显现电路规划全流程 EDA 体系；2018 年，推出晶圆制作工程服务事务，同年获国家集成电路工业出资基金的融资支撑，国家级本钱助力 企业开展，国中创投、我国电子、深创投等组织跟投；2020 年，发布新一代模仿电路规划全流程 EDA 东西体系。
2018-2020 年间，华大九霄的归母净利润水平随同 运营收入同比添加，并在 2020 年到达 1.04 亿元/4.15 亿元，净利润率约为 25%。公司的毛利率与费用率三年间 坚持稳定，其间毛利率稳定在 90%左右，出售费用率与办理费用率小幅动摇，全体来看出售办理费用率向好，由 2018 年的 41.06%下滑至 2020 年的 31.57%；别的公司重视研制投入，活跃打破中心技能，近三年研制费用率 为 49.67%/52.53%/44.10%，为公司长时刻稳定开展奠定杰出的技能根底。
概伦电子的收入规划由 2018 年的 0.52 亿元添加至 2020 年的 1.37 亿元，年复合增速达 62.31%，其间 2019 年受办理费用与研制费用连累，公司归母净利润下落显着,2020 年康复正常。全体来看，概伦电子仍旧具有较强的盈余才干，公司产品毛利率现在稳定在 90%左右的健康水平， 也是公司中心产品具有较高科技壁垒的证明。
1）EDA 模仿电路东西是华大九霄的优势事务，华大九霄是我国仅有可以供给模仿电路规划全流程 EDA 东西系 统的本乡 EDA 企业。
2）在数字电路范畴，华大九霄充沛考虑用户实践运用场景，立异研制出多个技能，在功率进步、数据处理精确 性以及运用便当程度上都完结了杰出的打破。
以时序功耗优化东西 XTop 为例，该软件选用了公司开发的层次设 计数据并行处理技能，显着进步了超大规划规划时序功耗优化的功用和容量；选用动态时序建图技能满意时序图 更新的功率特别性要求，显着缩短了时序优化周期，前进了数字电路规划的功率；运用增量布局技能时序应对物 理改变的敏感性，满意了先进工艺杂乱规划规矩，坚持了时序一起性。
该体系包含平板显现电路规划器材模型提取工 具、平板显现电路规划原理图修改东西、平板显现电路规划地图修改东西、平板显现电路规划电路仿真东西、平 板显现电路规划物理验证东西、平板显现电路规划寄生参数提取东西和平板显现电路规划可靠性剖析东西等。以 上东西被集成在一致的规划渠道中，为规划师供给了一套从原理图到地图，从规划到验证的一站式处理方案，为 前进平板显现电路规划功率，确保规划质量供给了有力的东西支撑。
2010 年，概伦电子注册建立，自建立以来专心于器材建模和电路仿真范畴的研制立异，现在现已在该两大方向 的 IC 制作和规划环节具有世界商场竞赛力，公司支撑 7nm/5nm/3nm 等先进工艺节点和 FinFET、FD-SOI 等 各类半导体工艺道路 年，概伦电子推出业界首个全集成良率导向规划 EDA 东西 NanoYield。2013 年， 发布新一代并行电路仿真器产品 NanoSpice，被首个商业客户豪威科技（OVT）选用。2015 年，推出业界首个 器材和电路互动剖析渠道 ME-Pro，加强工艺和规划的互动。2016 年，推出 9812DX，一骑绝尘地建立新一代低 频噪声测验黄金规范。2019 年，NanoSpice 系列仿真器被多家国内抢先的 IDM 和规划企业全面选用, 取得百万 美元级订单，同年，收买博达微，打造业界抢先的从数据到仿真的完好 EDA 处理方案，并完结接连三年出售历 史新高。2020 年，完结数亿元的 A 轮融资，英特尔本钱与兴橙本钱一起领投。2021 年，请求科创板上市。
概伦电子营收规划快速添加，毛利率水平稳健。概伦电子的收入规划由 2018 年的 0.52 亿元添加至 2020 年的 1.37 亿元，年复合增速达 62.31%，其间 2019 年受办理费用与研制费用连累，公司归母净利润下落显着,2020 年康复正常。全体来看，概伦电子仍旧具有较强的盈余才干，公司产品毛利率现在稳定在 90%左右的健康水平， 也是公司中心产品具有较高科技壁垒的证明。
各项产品及服务一起为客户供给掩盖数据测验、建模建库、电路仿真及验证、可靠性和良率剖析、电路优 化等流程的 EDA 处理方案：
1）制作类 EDA 东西首要用于晶圆厂工艺渠道的器材模型建模，为集成电路规划阶段供给工艺渠道的要害信息， 现在该部分现已在全球规划内取得安定的商场位置。作为该阶段电路仿真及验证的根底作为世界闻名的 EDA 工 具，概伦电子的制作类 EDA 得到全球抢先晶圆厂的广泛运用，包含台积电、三星电子、联电、格芯、中芯世界 等全球前十大晶圆代工厂中的九家。
2）规划类 EDA 东西首要用于规划阶段的电路仿真与验证，是整个集成电路规划流程从前端规划到后端验证的 中心 EDA 东西，已在全球存储器芯片范畴取得较强的竞赛优势。现在公司部分完结了对全球抢先企业的代替， 得到全球抢先存储器芯片厂商的广泛运用，包含三星电子、SK 海力士、美光科技等全球规划前三的存储器厂商。
3）公司的半导体器材特性测验仪器是丈量半导体器材各类特性的东西，为制作类 EDA 东西供给高效精准的数 据支撑。公司的半导体器材特性测验仪器已取得全球抢先集成电路制作与规划厂商、闻名大学及专业研讨组织等 广泛选用，可以满意晶圆厂和集成电路规划企业对测验数据多维度和高精度的要求。公司的半导体工程服务为客 户供给专业的建模和测验等服务，协助客户愈加速速、有用地运用公司产品，添加客户粘性，是公司与世界抢先 集成电路企业互动的重要窗口。公司半导体工程服务所供给的模型在质量、精度、可靠性、交给周期等方面具有 较强的商场认可度，客户包含台积电、三星电子、联电、中芯世界等全球前五大晶圆厂中的四家，并掩盖了多家 国内外闻名的集成电路企业。
公司办理层团队优异，大都开创中心团队人员有在 EDA 世界龙头品牌铿腾电子作业的阅历。公司的开创人兼董 事长刘志宏是香港大学电子电气工程博士，具有近 30 年的职业阅历，曾担任铿腾电子的全球副总裁一职。其他 中心办理团队均为硕博学历，而且具有在 EDA 职业多具有超 20 年的研制、办理及商场阅历。中心技能人员马 玉涛曾任铿腾电子高档工程师、高档司理；方君曾任铿腾电子北京研制中心软件工程师；石凯曾任北京普拉普斯 电子技能有限公司高档器材工程师、高档研制司理、软件架构师。
杭州广立微电子股份有限公司建立于 2003 年 8 月，是国内抢先的集成电路 EDA 软件与晶圆级电性测验设备供 应商。公司专心于芯片成品率进步和电性测验快速监控技能，是国内外多家大型集成电路制作与规划企业的重要 协作伙伴。公司运用高效测验芯片主动规划、高速电学测验和智能数据剖析的全流程渠道与技能办法，为集成电 路制作与规划企业完结芯片功用、成品率、稳定性的进步并加速产品上市速度。
广立微近三年运营总收入别离 为 0.31 亿元/0.66 亿元/1.24 亿元，年复合添加率高达 122.71%；公司的归母净利润也从 2019 年开端由负转正， 并于 2020 年到达 0.50 亿元的规划。随同着广立微从草创公司的一路生长，毛利率水平趋稳，公司的办理、出售 和研制费用率小幅下滑并稳定在正常水平，随同着后续公司运营状况转好与规划不断开展壮大，公司财务质量将 继续进步。
EDA 软件与 IP 方面，广立微的首要产品包含 SmtCell、TCMagic、 ATCompiler、DataExp 与可寻址 IP。晶圆级电性测验设备方面，广立微推出了快速 WAT 测验设备，为客户供给 继续精确和高速的处理方案。技能服务方面，广立微依据客户的工艺节点与工艺类型，选用公司的 EDA 软件、 晶圆级电性测验设备硬件，为客户供给定制化的成品率进步服务。
SmtCell 是公司首要 EDA 软件，作为一款功用强壮的参数化单元创立东西，与非参数化单元比较，可以依据不 同的实例详细设定单元内多边形的参数值，且不需求通过编写代码生成 PCell，因其便当、方便、灵敏的特性在 电路规划中被广泛运用。SmtCell 可以为芯片制作公司、规划公司及 IDMs 创立多种类型的参数化单元，用户可 以在创立
WAT Tester 有才干为用户供给继续精确和高速的测验处理方案，用于快速工艺监控；特别在与广 立微可寻址测验芯片处理方案结合运用时，可以显着削减先进集成电路规划和晶圆制作进程中的电学丈量测验 时刻。WAT Tester 包含规范类型测验机（T4000）和并行测验机（T4100S）两种类型以满意客户对精度和速度 的要求。广立微与客户深度协作，在主动化运用、软硬件装备、机台才干等方面继续进步产品竞赛力。
在技能与服务方面，ATCompiler 为可寻址测验芯片规划渠道。该渠道供给了一个完好的大型可寻址及划片槽内 可寻址测验芯片的规划处理方案，功用包含地图主动化生成、全芯片仿真和验证、同一渠道下的规划文档和测验 程序的主动生成等。可寻址测验芯片包含了可寻址 IP 和测验结构。除此之外，Dense Array 是广立微自主立异 的超高密度测验芯片规划与芯片快速测验技能，并现已在世界抢先的集成电路企业客户中得到了成功流片验证。 该技能单个测验芯片上可包容上百万个 DUTs，每秒可测验数万个 DUTs，可以为先进半导体工艺供给工艺研制 和良率进步供给整套的测验芯片处理方案。特别适用于先进半导体技能（如 HKMG 和 FinFET 元件）的研制和 出产。
依据运用 EDA 运用环节的不同，可将 EDA 软件大致分为规划类 EDA 与制作类 EDA。前者首要用于芯片规划阶段，包含功用规划、布局布线、物理验证及仿真模仿等功用，而后者则 首要用于芯片制作阶段。全球三大 EDA 厂商 Synopsys、Cadence、Mentor Graphics 均归于规划类 EDA，占我 国 EDA 商场约 6%比例的华大九霄也归于此。与之不同的是广立微的 EDA 软件相关事务，其软件产品归于制作 类 EDA，首要聚集于芯片成品率进步，当产品芯片规划地图完结后，依据对产品芯片的剖析，完结测验芯片的 测验结构、外围电路规划，生成测验芯片规划地图。现在广立微的测验机及配件事务供给的测验机首要用于 WAT 测验阶段，是国内少量具有 WAT 电性测验机供给才干的企业。通过多年的研制堆集，2020 年广立微的 WAT 高 速电性测验设备完结了量产，而且取得了华虹集团、粤芯半导体等国内晶圆厂商的认可，打破了国外企业的独占 局势，达成了在 WAT 测验设备范畴的国产代替。
