[据欧盟研制信息服务一起体网站2013年9月19日报导]按份额缩放的纳米电子集成电路特征尺度的减小使芯片功能越来越不可靠。欧盟现已建立方案，开展战胜这一问题的技能。
纳米级按份额缩放的互补金属氧化物半导体（CMOS）的首要应战是操控如边际和粗糙度的几许公役改变。不然，这种应战将导致电路功能对难以操控的计算进程改变（PV）极为灵敏。
由欧盟出资的MANON方案使学术界、工业界以及小企业一起协作，发明考虑进程改变要素和对进程改变不灵敏的电路设计技能、东西及模型。
该方案首要选用多方针优化算法，符号技能和数字化计算仿真技能。该方案也促进工业设计、实际测验事例和电子设计自动化软件等方面的技巧和实践方面的沟通。MANON方案研讨包含与神经网络结合的符号模型降阶（SMOR）技能在内的三种不同办法。
MANON方案的方针是尽可能开发一种能生成参数化行为模型的自动化办法，包含最大相关计算进程信息，以使：计算分析和仿真能应用于体系级；下降模型生成难度；保证建模仿真精度，并将相关办法拓宽应用于非线性集成电路。
